快速發布采購 管理采購信息

ADC10461/ADC10462/ADC10464 帶輸入多路復用器和樣品/保持

時間:2019-11-12, 來源:互聯網, 文章類別:元器件知識庫

特征

內置采樣和保持;單+5V電源;1、2或4輸入多路復用器選項;無需外部時鐘;快速轉換的速度調節銷(ADC10462和ADC10464)。

主要規格

轉換到10位的時間,典型值為600納秒;采樣率800 kHz;低功耗235MW(最大);總諧波失真(50 kHz)–60 dB(最大值);無超溫漏碼。

應用

數字信號處理器前端;儀表;磁盤驅動器;移動通信。

一般說明

使用創新的、專利的多步*轉換技術,10位ADC10461、ADC10462和ADC10464提供亞微秒級的CMOS模數轉換器轉換時間仍然耗散最大的只有235兆瓦。ADC10461、ADC10462和ADC10464執行兩個低分辨率“閃光”中的10位轉換,因此無需成本、功耗和與真正的flash方法相關的其他問題。動態性能(THD,S/N)得到保證。這個ADC10461的引腳與ADC1061兼容,但是更快,從而為ADC1061。

ADC10461、ADC10462和ADC10464通過內部采樣進行采樣和保持電路。從直流到200千赫以上頻率的輸入信號因此,無需外部采樣保持電路。ADC10462和ADC10464包括一個“加速”引腳。在該引腳和接地之間連接一個外部電阻器使用線性誤差只增加了一點點。為了便于與微處理器ADC10461接口,ADC10462和ADC10464被設計為作為內存位置或I/O端口,無需外部接口邏輯。

功能描述

ADC10461、ADC10462和ADC10464通過執行兩個低分辨率的“flash”轉換,將模擬輸入信號數字化至10位精度。第一個flash轉換提供6個最高有效位(msb),第二個flash轉換提供4個最低有效位lsb。

圖3是轉換器的簡化框圖。在圖的中心附近有一串電阻。在電阻串的底部有16個電阻,每個電阻的值是整個電阻串電阻的1/1024。因此,這些較低的16個電阻器(LSB梯形圖)上的電壓降為16/1024或總參考電壓(VREF+-VREF-)的1/64。電阻串的其余部分由八組串聯的八個電阻組成。它們組成了MSB梯形圖。

MSB梯形圖的每個部分有其總參考電壓的/8,并且每個LSB電阻器有其總參考電壓的1/64。這些電阻器上的抽頭點可以以16個為一組連接到圖右側的16個比較器上。

圖的左側是連接在VREF+和VREF-之間的七個電阻串。六個比較器將輸入電壓與該電阻串上的抽頭電壓進行比較,以提供輸入電壓的低分辨率“估計”。然后,此估計值用于控制將MSB梯形圖連接到右側16個比較器的多路復用器。注意,左邊的比較器不必非常精確;它們只是提供輸入電壓的估計值。只有右邊的16個比較器和左邊的6個比較器才需要執行初始的6位閃存轉換,而不是使用傳統的半閃存方法所需的64個比較器。

為了進行轉換,估計器將輸入電壓與左側七個電阻器上的抽頭電壓進行比較。估計器解碼器然后確定哪些MSB梯形抽頭點將連接到右邊的16個比較器。例如,假設估計器確定VIN在VREF的11/16和13/16之間。估計器解碼器將指示比較器MUX將16個比較器連接到VREF的10/16和14/16之間的MSB梯形圖上的抽頭。然后,16個比較器將執行第一個閃存轉換。請注意,由于比較器連接到超出估計器電路指示范圍的階梯電壓,估計器中的誤差將被校正,其大小為參考電壓(64 lsb)的1/16。第一個flash轉換產生6個最重要的數據位-flash本身4位,估計器2位。

剩下的四個lsb現在使用與第一個flash轉換相同的十六個比較器來確定。從輸入電壓中減去剛好低于輸入電壓(由第一次閃光確定)的MSB梯形抽頭電壓,并與16個LSB梯形電阻上的抽頭點進行比較。然后,對該第二、四位flash轉換的結果進行解碼,并鎖定完整的10位結果。

請注意,在第一個閃存轉換中使用的16個比較器被重復用于第二個閃存。因此,在ADC10461、ADC10462和ADC10464中使用的多步轉換技術只需要傳統flash轉換器所需比較器數量的一小部分,并且遠遠少于傳統半flash方法中使用的比較器數量。這允許ADC10461、ADC10462和ADC10464執行高速轉換,而無需過多的功耗。

應用程序信息

1.0操作模式

ADC10461、ADC10462和ADC10464具有兩種基本數字接口模式。圖1和圖2是這兩種模式的時序圖。ADC10462和ADC10464具有由邏輯電平控制的輸入多路復用器當S/H變低時,在引腳S0和S1上。表1、2是顯示如何分配輸入通道的真值表。

模式1

在此模式下,S/H引腳控制轉換的開始。

S/H被拉低至少250 ns。這會導致“粗略”閃存轉換器中的比較器變為交流-主動的。當S/H變高時,粗轉換的結果被鎖存并且開始“精細”轉換。600 ns(典型值)后,INT變低,表示轉換結果被鎖定,可以通過拉RD low讀取。注意,CS必須低才能啟用S/H或RD。CS在內部與S/H和RD“ANDed”;CS和S/H低時采樣輸入電壓,CS和RD低時讀取數據。在RD的上升沿,INT被重置為high。

模式2

在模式2(也稱為“RD模式”)中,S/H和RD管腳連接在一起。通過將兩個銷拉低來啟動轉換。A/D轉換器采樣輸入電壓,并使粗比較器激活。然后內部計時器終止粗轉換并開始精細轉換。S/H和RD后850 ns(典型值)為拉低,INT變低,表示轉換完成。大約20納秒以后,出現在三態輸出引腳上的數據將是有效的。請注意,在轉換過程中,數據將出現在這些管腳上,但直到INT變低輸出管腳處的數據將是上一次轉換的結果。

2.0參考因素

ADC10461、ADC10462和ADC10464各有兩個參考輸入。這些輸入,VREF+和VREF-,是完全微分的,定義了輸入信號的零到滿標度范圍。對于比率測量應用,參考輸入可以連接到整個電源電壓范圍(VREF-=0V,VREF+=VCC),或者當需要其他輸入范圍時,它們可以連接到不同的電壓(只要它們在接地和VCC之間)。將整體VREF量程減小到小于5V會增加轉換器的靈敏度(例如,如果VREF=2V,則1LSB=1.953mV)。但是,請注意,當

使用較低的參考電壓。有關詳細信息,請參見典型性能曲線。因此,不建議參考電壓小于2V。

在大多數應用中,VREF-將簡單地連接到地面,但通常有一個與地面偏移的輸入跨度是有用的。ADC10461、ADC10462和ADC10464中使用的參考配置很容易適應這種情況。只要連接到該引腳的電壓源能夠吸收轉換器的參考電流(在VREF=5V時最大12.5毫安),VREF-可以連接到除接地以外的電壓。如果VREF-連接到接地以外的電壓,則使用多個電容器將其旁路。

由于兩個參考輸入之間的電阻可以低至400Ω,驅動參考輸入的電壓源應具有低輸出阻抗。任何一個參考輸入上的任何噪聲都可能導致轉換誤差,因此必須為這些引腳提供干凈、低噪聲的電壓源。應使用10μF鉭和0.1μF陶瓷繞過每個參考銷。

3.0模擬輸入

ADC10461、ADC10462和ADC10464在每個轉換周期對模擬輸入電壓采樣一次。當這種情況發生時,輸入被短暫地連接到大約等于600μm的阻抗,與35個PF串聯。

因此,在正常運行期間,可以在模擬輸入端觀察到短時電流尖峰。這些尖峰是正常的,不會降低轉換器的性能。

大的源阻抗會降低采樣電容器的充電速度,降低轉換精度。因此,只有在最小采樣時間(250 ns最大)下達到額定精度時,才使用只有小于500Ω輸出阻抗的信號源。采樣時間越長,源阻抗越大。如果信號源具有高輸出阻抗,則其輸出應使用運算放大器進行緩沖。當驅動35 pF/600Ω的開關負載時,運算放大器的輸出應表現良好。采樣期間運放輸出的任何響鈴或電壓偏移都可能導致轉換錯誤。

當輸入電壓大于GND-50 mV且小于V++50 mV時,將得到正確的轉換結果。不允許信號源驅動模擬輸入引腳高于AVCC和DVCC 300毫伏或低于GND 300毫伏以上。如果模擬輸入引腳被強制超過這些電壓,流過引腳的電流應限制在5毫安或以下,以避免對集成電路造成永久性損壞。進入所有引腳的所有過驅動電流之和必須小于20毫安。當輸入信號超出電源限制超過300毫伏時,應采用某種保護方案。使用二極管和電阻器的簡單網絡如圖4所示。

圖4。典型連接。注意參考和電源引腳上的多個旁路電容器。如果VREF-未接地,也應使用多個電容器將其旁路至模擬接地(見5.0“電源注意事項)。AGND和DGND的電位應該相同。VIN0與輸入保護網絡一起顯示。引腳17常開,但可選的“加速”電阻RSA可用于減少轉換時間。

4.0固有采樣和保持

由于ADC10461、ADC10462和ADC10464在每次轉換期間對輸入信號采樣一次,因此它們能夠在不借助外部采樣保持的情況下測量相對快速的輸入信號。在非采樣逐次逼近A/D轉換器中,無論速度如何,輸入信號必須在每個轉換周期中穩定到±1/2 LSB,否則會產生重大誤差。因此,即使對于許多相對較慢的輸入信號,如果使用沒有內部采樣和保持的SAR,在每次轉換期間,信號也必須外部采樣并保持恒定。

因為它們包含直接采樣/保持控制輸入,所以ADC10461、ADC10462和ADC10464適用于在基于DSP的系統中使用。S/H輸入允許A/D轉換器與DSP系統的采樣率和其他ADC10461s、ADC10462s和ADC10464s。

ADC10461、ADC10462和ADC10464可以執行頻率分量從直流到250 kHz以上的輸入信號的精確轉換。

5.0電源考慮

ADC10461、ADC10462和ADC10464設計為在+5V(標稱)電源下工作。有兩個電源引腳,AVCC和DVCC。這些引腳允許電路的模擬和數字部分使用單獨的外部旁路電容器。為了保證精確轉換,兩個電源插腳應連接到同一個電壓源,每個插腳應使用0.1μF陶瓷電容器和10μF鉭電容器并聯繞過。根據電路板布局和其他系統考慮,可能需要更多的旁路。

ADC10461有一個接地引腳,ADC10462和ADC10464各有單獨的模擬和數字接地引腳,用于單獨繞過模擬和數字電源。帶有單獨模擬和數字接地插腳的設備的接地插腳應連接到相同的電位,所有接地應“干凈”且無噪音。

在具有多個電源的系統中,可能需要仔細注意電源順序,以避免輸入過快。在將數字或模擬信號應用于任何其他管腳之前,A/D轉換器的電源管腳應處于適當的電壓。

6.0布局和接地

為了確保從ADC10461、ADC10462和ADC10464快速、準確地轉換,必須使用適當的電路板布局技術。模擬接地回路應為低阻抗,且無來自系統其他部分的噪聲。數字電路的噪聲特別麻煩,因此數字接地應始終與模擬接地分開。為了獲得最佳性能,應為系統的數字和模擬部分提供單獨的接地平面。

所有旁路電容器應盡可能靠近轉換器,并應連接到轉換器和短路接地。模擬輸入應與噪聲信號軌跡隔離,以避免雜散信號耦合到輸入。任何連接在轉換器輸入端的外部元件(如濾波電容器)都應連接到非常干凈的接地回路。將元件接地到錯誤的位置將導致轉換精度降低。

7.0動態性能

許多應用要求A/D轉換器對交流信號進行數字化,但傳統的直流積分和微分非線性指標不能準確預測交流輸入信號下A/D轉換器的性能。交流應用的重要規范反映了轉換器數字化交流信號的能力,而不會產生明顯的頻譜誤差,也不會給數字化信號增加噪聲。動態特性,如信噪比(SNR)和總諧波失真(THD),是衡量這種能力的定量指標。

用快速傅立葉變換(FFT)方法可以測量A/D轉換器的交流性能。將正弦波形應用于A/D轉換器的輸入端,然后對數字化波形進行變換。得到的譜圖可能與典型性能曲線中所示的譜圖相似。最大峰值是基頻,噪聲和失真分量(如果存在)在基頻上下可見。諧波失真分量出現在輸入頻率的整數倍處。它們的振幅合并為平方和的平方根,并與基本振幅進行比較,以得出THD規范。THD的保證限值見電氣特性表。

信噪比是基頻振幅與所有其他頻率的均方根值之比,不包括任何諧波失真分量。電氣特性表中給出了保證限值。信噪比的另一種定義包括失真分量以及產生信噪比加失真比(S/(N+D))的隨機噪聲。

A/D轉換器的THD和噪聲性能將隨輸入信號的頻率而變化,在較高的信號頻率下會產生更多的失真和噪聲。將A/D的性能描述為信號頻率函數的一種方法是繪制“有效位”與頻率的關系圖。理想的無線性誤差A/D轉換器或自產生的噪聲的信噪比將等于(6.02n+1.8)dB,其中n是a/D轉換器的位分辨率。一個真正的A/D轉換器會有一些噪聲和失真,有效位可以通過以下方法找到:

其中S/(N+D)是信噪比和失真度,隨頻率變化。

例如,具有4.85vp-P、100khz正弦波輸入信號的ADC10461通常具有59.2db的信噪比和失真率,其相當于9.54個有效比特。隨著輸入頻率的增加,噪聲和失真逐漸增加,產生一個有效比特或S/(N+D)的圖,如典型的性能曲線所示。

8.0速度調整

在需要更快轉換時間的應用中,速度調整銷(ADC10462上的銷14、ADC10464上的銷17)可以顯著縮短轉換時間。速度調節管腳連接到芯片上的電流源,該電流源決定轉換器的內部定時。如圖4所示,通過在調速銷和接地之間連接一個電阻器,內部編程電流增加,從而減少轉換時間。例如,18k電阻器將典型部件的轉換時間從600 ns減少到350 ns,而對線性沒有顯著影響。使用更小的電阻來進一步減少轉換時間也是可能的,盡管線性會開始有些下降(見曲線)。請注意,獲得給定轉換時間所需的電阻值將因零件而異,因此此技術通常需要一些“調整”以獲得滿意的結果。

對于需要使用速度調節管腳保證性能的應用,ADC10662和ADC10664通過一個固定的加速電阻值進行靜態和動態性能測試和保證。



技術文章分類
相關技術文章
重庆时时彩安卓客户端 快乐十分任4稳赚 山西11选5今天预测号 lol斗鱼直播赚钱吗 005跑分平台 重庆时时彩app-皇恩平台 小视频赚钱的app有哪些 最大的ag平台 农村集市卖菜苗赚钱吗 澳洲幸运8玩法说明 湖南幸运赛车走势 快乐12开奖走势图辽宁 gta3赚钱送披萨 百易街机金蟾捕鱼礼包 两肖两码中特100准 双色球122期区间分析 好的手机赚钱