快速發布采購 管理采購信息

C8051F300 / 1/2/3/4/5器件是完全集成的混合信號片上系統MCU

時間:2019-8-14, 來源:互聯網, 文章類別:元器件知識庫

C8051F300 / 1/2/3/4/5器件是完全集成的混合信號片上系統MCU。突出顯示的功能如下所列。有關特定的產品功能選擇。

高速流水線8051兼容微控制器內核(最高25 MIPS)

系統內,全速,非侵入式調試接口(片上)

真正的8位500 ksps 11通道ADC,帶有可編程增益前置放大器和模擬多路復用器(僅限C8051F300 / 2)

精密可編程25 MHz內部振蕩器

高達8 kB的片上閃存

256字節的片上RAM

SMBus / I2C和增強型UART串行接口,采用硬件實現

三個通用16位定時器

可編程計數器/定時器陣列(PCA),帶有三個捕獲/比較模塊和看門狗定時器功能

片上上電復位,VDD監視器和溫度傳感器

片上電壓比較器

字節寬I / O端口(5 V容差)

通過片內上電復位,VDD監視器,看門狗定時器和時鐘振蕩器,可以實現C8051F300 / 1/2/3/4/5器件是真正獨立的片上系統解決方案。閃存可以即使在電路中也要重新編程,提供非易失性數據存儲,并允許現場升級8051固件。用戶軟件可以完全控制所有外圍設備,并可以單獨關閉任何或所有外圍設備都可以節省電力。片上Silicon Laboratories 2線(C2)開發接口允許非侵入式(不使用片上資源),全速,在線調試使用最終應用程序中安裝的生產MCU。這個調試邏輯支持檢查和修改存儲器和寄存器,設置斷點,單個踩,運行和暫停命令。調試時,所有模擬和數字外設都功能齊全使用C2。兩個C2接口引腳可與用戶功能共享,允許在系統調試時不占用封裝引腳。每個器件的工作溫度范圍為2.7至3.6 V,工作溫度范圍為-45至+ 85°C。端口I / O和RST引腳可承受高達5 V的輸入信號.C8051F300 / 1/2/3/4/5可用3 x 3 mm 11引腳QFN或14引腳SOIC封裝。

C8051F300 / 2框圖

C8051F301 / 3/4/5框圖

C8051F300 / 1/2/3/4/5系列采用Silicon Labs專有的CIP-51微控制器內核。CIP-51與MCS-51™指令集完全兼容;標準803x / 805x匯編程序和編譯器可以用于開發軟件。CIP-51內核提供標準8052附帶的所有外設,包括兩個標準的16位計數器/定時器,一個帶外部振蕩器的增強型16位計數器/定時器輸入,具有擴展波特率配置的全雙工UART,256字節內部RAM,128字節特殊功能寄存器(SFR)地址空間和字節寬I / O端口。1.1.2。提高吞吐量

CIP-51采用流水線架構,與標準8051架構相比,大大提高了指令吞吐量。在標準8051中除MUL和DIV之外的所有指令都采用12或24系統時鐘周期以最大系統時鐘12至24 MHz執行。相比之下,CIP-51內核在一個或兩個系統時鐘周期內執行70%的指令,只有四個指令占用超過四個系統時鐘周期。

附加功能:

C8051F300 / 1/2/3/4/5 SoC系列包括對CIP-51內核和外設的幾項關鍵增強功能,可提高最終應用的性能和易用性。擴展中斷處理程序為CIP-51提供了12個中斷源(而標準8051則為7),允許大量模擬和數字外設中斷控制器。中斷驅動系統需要較少的MCU干預,從而提供更有效的吞吐量。額外的中斷在構建多任務實時系統時,源代碼非常有用。提供8個復位源:上電復位電路(POR),片上VDD監視器(強制復位)當電源電壓低于2.7 V時,看門狗定時器,缺失時鐘檢測器,電壓來自Comparator0的電平檢測,強制軟件復位,外部復位引腳和非法Flash讀/寫保護電路。除POR,復位輸入引腳或閃存保護外的每個復位源可以由用戶在軟件中禁用。在MCU初始化期間重置電源后,可以在軟件中永久啟用WDT。內部振蕩器可作為出廠校準的24.5 MHz±2%(C8051F300 / 1器件)提供; C8051F302 / 3/4/5器件提供未校準版本。在所有C8051F300 / 1/2/3/4/5設備上,內部用戶可以以~0.5%的增量編程振蕩器周期。外部振蕩器驅動電路也是包括,允許外部晶體,陶瓷諧振器,電容器,RC或CMO時鐘源生成系統時鐘。如果需要,系統時鐘源可以即時切換到外部振蕩器電路。外部振蕩器在低功耗應用中非常有用,允許MCU運行來自慢速(省電)外部晶體源,同時定期切換到快速(最高25 MHz)內部振蕩器根據需要。

片上時鐘和復位

片上存儲器:

CIP-51具有標準的8051程序和數據地址配置。它包括256個字節的數據RAM,上部128字節雙映射。間接尋址訪問一般的高128字節目的RAM和直接尋址訪問128字節SFR地址空間。低128字節RAM可通過直接和間接尋址訪問。前32個字節可以作為四個存儲區尋址通用寄存器,接下來的16個字節可以是字節可尋址或位尋址。C8051F300 / 1/2/3包含8k字節的閃存程序存儲器(C8051F304包含4k字節;C8051F305包含2k字節)。該存儲器可以在512字節扇區內在系統中重新編程,并且不需要特殊的片外編程電壓。

片上調試電路:

C8051F300 / 1/2/3/4/5器件包括片上Silicon Labs 2線(C2)調試電路,可提供安裝在最終應用程序中的生產部件的非侵入式,全速,在線調試。Silicon Labs的調試系統支持檢查和修改存儲器和寄存器,斷點和單步執行。無需額外的目標RAM,程序存儲器,定時器或通信通道。所有數字和模擬外設均可正常工作,并可在調試時正常工作。在MCU停止期間,單個期間,所有外設(ADC和SMBus除外)都會停止踩踏,或在斷點處,以保持同步。

C8051F300DK開發套件提供了開發應用代碼和使用C8051F300 / 1/2/3/4/5 MCU進行在線調試所需的所有硬件和軟件。該套件包括軟件使用開發人員的工作室和調試器,集成的8051匯編器和C2調試適配器。它也是有一個目標應用板,安裝了相關的MCU和大型原型區,以及必要的通信電纜和壁掛式電源。開發套件需要一臺計算機使用Windows®98SE或更高版本。與使用板載“ICE芯片”并要求使用板載“ICE芯片”的標準MCU仿真器相比,Silicon Labs IDE接口具有極高的開發和調試配置。應用板中的MCU需要插入。 Silicon Labs的調試范例增加了易用性和保持精密模擬外設的性能。

也許最獨特的端口I / O增強功能是數字交叉開關。這本質上是一個數字交換網絡,允許將內部數字系統資源映射到端口I / O引腳(見下圖)。控制器中的片上計數器/定時器,串行總線,HW中斷,比較器輸出和其他數字信號可配置為出現在交叉開關控制寄存器中指定的端口I / O引腳上。這允許用戶可以選擇通用端口I / O和特定所需的數字資源的精確組合應用。

可編程計數器陣列

除了三個16位通用之外,還包括一個片上可編程計數器/定時器陣列(PCA)目的柜臺/計時器。 PCA由一個專用的16位計數器/定時器時基和三個可編程捕獲/比較模塊組成。PCA時鐘源自六個來源之一:系統時鐘除以12,系統時鐘除以4,定時器0溢出,外部時鐘輸入(ECI),系統時鐘,或外部振蕩器時鐘源除以8.外部時鐘源選擇非常有用實時時鐘功能,其中PCA由內部振蕩器的外部源提供時鐘驅動系統時鐘。每個捕獲/比較模塊都可以配置為以六種模式之一運行:邊沿觸發捕獲,軟件定時器,高速輸出,8或16位脈沖寬度調制器或頻率輸出。另外,捕捉/比較模塊2提供看門狗定時器(WDT)功能。系統重置后,模塊2在WDT模式下配置并啟用。PCA捕捉/比較模塊I / O和外部時鐘輸入可以通過數字交叉開關路由到端口I / O.

8位模數轉換器(僅限C8051F300 / 2)

C8051F300 / 2包括一個片內8位SAR ADC,帶有一個10通道差分輸入多路復用器和可編程益放大器ADC的最大吞吐量為500 ksps,可提供真正的8位精度INL為±1LSB。ADC系統包括一個可配置的模擬多路復用器,可選擇正負ADC輸入。每個端口引腳均可用作ADC輸入;此外,片內溫度傳感器輸出和電源電壓(VDD)可用作ADC輸入。用戶固件可能會關閉ADC以節省電量。集成的可編程增益放大器(PGA)將ADC輸入放大0.5,1,2或4,如下所定義用戶軟件。當不同的ADC輸入通道變化很大時,增益級特別有用輸入電壓信號,或者當需要“放大”具有大DC偏移的信號時。轉換可以通過五種方式啟動:軟件命令,定時器0,1或2的溢出,外部轉換啟動信號。這種靈活性允許轉換的開始由軟件事件觸發,a周期信號(定時器溢出)或外部HW信號。轉換完成由狀態指示位和中斷(如果使能)。在完成a后,得到的8位數據字被鎖存到SFR中轉換。

ADC數據的窗口比較寄存器可配置為在ADC數據時中斷控制器在指定范圍之內或之外。ADC可以在后臺模式下連續監控關鍵電壓,但不會中斷控制器,除非轉換后的數據在指定范圍之內/之外范圍。

8位ADC框圖

比較

C8051F300 / 1/2/3/4/5器件包括一個片上電壓比較器,可通過用戶軟件啟用/禁用和配置。所有端口I / O引腳均可配置為比較器輸入。如果需要,可以將兩個比較器輸出路由到端口引腳:鎖存輸出和/或未鎖存(異步)輸出。比較器響應時間是可編程的,允許用戶在高速和低功耗模式之間進行選擇。正負滯后也是可配置的。可以在上升沿,下降沿或兩個邊沿上生成比較器中斷。在空閑模式下,這些中斷可用作“喚醒”源。比較器也可以配置為復位源。


技術文章分類
相關技術文章
重庆时时彩安卓客户端